

APANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000269219 A

(43) Date of publication of application: 29.09.00

· (51) Int. CI

H01L 21/3205 H01L 21/306 H01L 27/04 H01L 21/822

(21) Application number: 11076730

(22) Date of filing: 19.03.99

(71) Applicant:

FUJITSU LTD

(72) Inventor:

TAKADA KAZUHIKO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To eliminate stripping of a guard ring which is caused during a chemical-mechanical polishing process by providing the pattern of the guard ring which continuously extend along the periphery of a substrate and in continuous contact with the surface of the substrate with a structure having a repeated bending, when viewed in the direction perpendicular to the substrate.

SOLUTION: When a guard ring 40A is chemically and mechanically polished in the direction parallel to its end face 41E, stresses exerted in the direction opposite to the direction of polishing is applied to the guard ring 40A. Stress components act on a conductor wall 451b which extends in a zigzag pattern in the direction of extension. Since the length of the extension of the conductor wall is limited almost to Lc, stress does not act in the direction of extension of the guard ring over a long distance. The guard ring structure 40A and the conductor wall 451b constituting it are supported on a layer insulating film structure corresponding to their ends in the direction of the length and no defect will be produced in the guard ring. Thus the problem of

damages to the guard ring pattern is avoided.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開2000-269219 (P2000-269219A)

(43)公開日 平成12年9月29日(2000.9.29)

(51) Int.Cl.7		識別記号	ΡI		. 7	7]}*(参考)	
H01L	21/3205		HOIL	21/88	s	5 F O 3 3	
-	21/306			21/306	M	5 F O 3 8	
	27/04			27/04	D	5 F O 4 3	
	21/822						

審査請求 未請求 請求項の数12 OL (全 13 頁)


特顏平11-76730	(71)出願人	000005223
平成11年3月19日(1999.3.19)		富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
•	(72)発明者	高田 和彦 神奈川県川崎市中原区上小田中4丁目1番
	(74)代理人	1号 富士通株式会社内 100070150 弁理士 伊東 忠彦
		平成11年3月19日(1999.3.19) (72)発明者

最終頁に続く

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 ガードリング構造を備えた半導体装置において、CMP工程を行なった際に生じる損傷を抑制する。 【解決手段】 ガードリングパターンを、屈曲を繰り返す形状に形成する。 本発明の第1 実施例による半導体装置におけるガードリング 、構造を示す平面図



【特許請求の範囲】

【請求項1】 基板と、

前記基板上に形成された多層配線構造とを含み、

前記多層配線構造は、前記基板周辺部に沿って連続して 延在し、前記基板表面に連続してコンタクトするガード リングパターンと、前記ガードリングパターンを埋める 層間絶縁膜とよりなり、

前記ガードリングパターンは、前記基板面内に屈曲を繰り返すことを特徴とする半導体装置。

【請求項2】 前記ガードリングパターンは、前記層間 10 絶縁膜の下主面から上主面方向に延在する導体壁と、前記導体壁上端部にコンタクトし、前記層間絶縁膜の上主面に一致する主面を有する導体パターンとより構成され、前記導体壁は、前記ガードリングパターンに対応して前記基板面内に屈曲を繰り返すことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記導体バターンは前記基板周辺部に沿って、直線的に延在することを特徴とする請求項1または2記載の半導体装置。

【請求項4】 前記導体パターンは前記基板周辺部に沿 20 って、前記導体壁に対応して前記基板面内で屈曲を繰り返すことを特徴とする請求項1または2記載の半導体装置

【請求項5】 前記導体壁および前記導体バターンは、 Cuより構成されることを特徴とする請求項2~4のうち、いずれか一項記載の半導体装置。

【請求項6】 前記層間絶縁膜は、前記導体壁を側方から保持する第1の絶縁膜と、前記導体パターンを側方から保持する第2の絶縁膜とよりなることを特徴とする請求項2~5のうち、いずれか一項記載の半導体装置。

【請求項7】 前記第1の絶縁膜と第2の絶縁膜との間 には、エッチングストッパ膜が形成されていることを特 徴とする請求項6記載の半導体装置。

【請求項8】 基板上に層間絶縁膜を堆積する工程と、 前記層間絶縁膜中に、前記基板周辺部に沿って連続して 延在する第1の溝を形成する工程と、

前記層間絶縁膜中に、前記第1の溝中を連続して延在するように第2の溝を形成する工程と、

前記層間絶縁膜上に、前記第1および第2の溝を埋めるように導体層を堆積する工程と、

前記導体層のうち、前記層間絶縁膜の表面上に堆積した 部分を化学機械研磨により除去し、前記第1および第2 の溝を埋めるガードリングバターンを形成する工程とを 含む半導体装置の製造方法において、

前記第2の溝を形成する工程は、前記第2の溝が前記基 板面内において屈曲を繰り返すように実行されることを 特徴とする半導体装置の製造方法。

【請求項9】 前記第1の溝を形成する工程は、前記第 記Si基板21表面において拡散領域21Aを画成す 1の溝が前記基板周辺部に沿って、直線的に延在するよ る。前記Si基板上には、前記フィールド酸化膜228 うに実行されることを特徴とする請求項8記載の半導体 50 よび拡散領域21Aを覆うように、SiO,PSG,

装置の製造方法。

【請求項10】 前記第1の溝を形成する工程は、前記第1の溝が前記基板周辺部に沿って、前記第2の溝に対応して前記基板面内で屈曲を繰り返すように実行されることを特徴とする請求項8または9記載の半導体装置の製造方法。

【請求項 I 1 】 前記導体層 C u より構成されるととを特徴とする請求項8~10のうち、いずれか一項記載の半導体装置の製造方法。

【請求項12】 前記層間絶縁膜を形成する工程は、前記基板上に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜上にエッチングストッパ膜を堆積する工程と、前記エッチングストッパ膜上に第2の絶縁膜を堆積する工程とを含み、前記第1の溝を形成する工程は、前記第1の絶縁膜を、前記エッチングストッパ膜が露出するまでエッチングする工程を含み、前記第2の溝を形成する工程は、前記エッチングストッパ膜がある工程は、前記エッチングストッパ膜をよび前記第2の絶縁膜を、前記第2の溝が前記第2の絶縁膜の下主面に到達するまでエッチングする工程を含むことを特徴とする請求項8~11のうち、いずれか一項記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般に半導体装置に関し、特にガードリングを備えた半導体装置に関する。半導体装置では、一般に前記共通基板上の多数の半導体素子を相互接続するために、前記基板上に前記多数の半導体素子を覆うように複数の層間絶縁膜を積層し、各々の層間絶縁膜中に配線パターンを埋設した多層配線構造が使われることが多い。かかる半導体装置では、前記多層配線構造を構成する層間絶縁膜の間の界面に沿って、水分あるいは腐食性ガスが半導体装置内部へ侵入することがあるため、前記多層配線構造中に、基板周辺部に沿ってガードリングを形成し、かかる水分や腐食性ガスの侵入を阻止することが一般的に行なわれている。

[0002]

【従来の技術】図1(A)は、典型的な従来のガードリングの一部を拡大して示す拡大図、また図1(B)は図1(A)のガードリング全体の構成を示す平面図。図1(A)、(B)を参照するに、半導体装置11が形成された半導体チップの周辺部には、前記半導体装置11を連続して囲むように、ガードリング構造12が形成されている。

【0003】図2は、図1(B)の構造の、線2-2、に沿った断面図を示す。図2を参照するに、半導体装置11は、フィールド酸化膜22を形成されたSi基板21上に形成されており、前記フィールド酸化膜22は前記Si基板21表面において拡散領域21Aを画成する。前記Si基板上には、前記フィールド酸化膜22お上び拡散領域21Aを覆るように、SiO PSG

BPSG等の無機絶縁膜、あるいはフルオロカーボン、 炭化水素、ポリイミド、有機SOG等の有機絶縁膜より なる層間絶縁膜23,24,25が順次堆積されてお り、前記層間絶縁膜23中には前記拡散領域21Aを露 出するコンタクト溝23Aが、前記半導体装置11の外 周縁に沿って、連続的に形成されている。前記コンタク ト溝23AはW等の導体壁23Bにより充填され、前記 層間絶縁膜23上には前記導体壁23Bに電気的かつ機 械的にコンタクトするように、♥、♥Siあるいはポリ シリコンよりなる導体パターン24Aが、前記半導体装 10 置11の外周縁に沿って、前記コンタクト溝23Aに対 応するように形成される。

【0004】前記導体パターン24Aは前記層間絶縁膜 24 により覆われ、前記層間絶縁膜24中には前記導体 パターン24Aを露出するコンタクト溝24Bが、前記 半導体装置11の外周縁に沿って、前記コンタクト溝2 4 A に平行に、かつ連続的に延在する。前記コンタクト 溝24BはW等の導体壁24Cにより充填され、前記層 間絶縁膜24上には前記導体壁24Cに電気的かつ機械 的ににコンタクトするように、W, WSiあるいはポリ シリコンよりなる導体パターン25Aが、前記半導体装 置11の外周縁に沿って、前記コンタクト溝24Bに対 応するように形成される。

【0005】前記導体バターン25Aは前記層間絶縁膜 25により覆われ、前記層間絶縁膜25中には前記導体 パターン25Aを露出するコンタクト溝25Bが、前記 半導体装置11の外周縁に沿って、前記コンタクト溝2 4 B に平行に、かつ連続的に延在する。さらに、前記コ ンタクト溝25BはW等の導体壁25Cにより充填さ れ、前記層間絶縁膜25上には前記導体壁25Cに電気 30 用する方向が、前記ガードリング構造12の延在方向に 的かつ機械的ににコンタクトするように、W、WSiあ るいはポリシリコンよりなる導体パターン26Aが、前 記半導体装置11の外周縁に沿って、前記コンタクト溝 25 Bに対応するように形成される。前記導体パターン 26Aは、前記層間絶縁膜25上に形成されたSiN等 よりなる保護膜26により覆われる。

【0006】図2の構成によれば、前記導体壁23B. 24 Cおよび25 Cは、前記導体パターン24A. 25 Aおよび26Aと共に、図1(B)のガードリング12 を構成する。かかるガードリング12を形成することに 40 より、図2に示すように層間絶縁膜の間の界面、例えば 層間絶縁膜23と層間絶縁膜24との間の界面に沿った H、 Oあるいは腐食性ガスの半導体装置 1 1 内部への侵 入が効果的に阻止される。

[0007]

【発明が解決しようとする課題】従来より、半導体装置 においては図2に示すようなガードリング構造は、多層 配線構造と同時に形成されていた。従来の多層配線構造 では、下地層上に先に導体パターンを形成した後、これ を絶縁膜で覆い、さらに前記絶縁膜を平坦化する工程が 行われたいた。

【0008】しかし、最近のサブミクロンあるいはサブ クォータミクロンサイズの半導体装置を含む超微細化半 導体装置では、かかる多層配線構造中において生じる信 号遅延を回避するために、導体パターンとして低抵抗の Cuを低誘電率の有機層間絶縁膜と組み合わせて使うと とが行われている。その際、Cuは従来より導電パター ンに使われてきたAIやW,あるいはSiさらにはAu と異なりドライエッチングによるパターニングが困難で あるため、先に層間絶縁膜中に配線溝およびコンタクト ホールを形成しておき、かかる配線溝およびコンタクト ホールを埋めるようにCu層を電解めっき法等により堆 積する、いわゆるデュアルダマシン法が使われる。かか るデュアルダマシン法では、かかるCu層の堆積の後、 前記層間絶縁膜上に残留しているCu層を化学機械研磨 (CMP) 工程により除去し、前記配線溝あるいはコン タクトホールを埋めるCuパターンあるいはCuプラグ を形成する。

【0009】図3は、図1(A), (B)の半導体装置 11に、かかるCMP工程を行なった場合の様子を示 す。ただし、図3(B)は図3(A)図の拡大図であ る。図3(A), (B)を参照するに、前記CMP工程 は研磨布を被せた回転台上において実行され、前記研磨 布上に研磨剤を滴下しながら前記半導体装置が多数形成 された半導体ウェハ10を前記研磨布に、所定の圧力で 押し付ける。その際、図3(A)に示すように、ウェハ 10自体も所定の速度で回転されるこのようなCMP工 程を前記ガードリング構造を有する半導体装置11に対 して行なった場合、図3(B)に示すようにCMPの作 略一致する場合が必ず生じる。

【0010】図4は、図3(A)のウェハ10を0.8 57回転/秒の速度で回転する研磨台に押し付け、同時 に0.857回転/秒の速度で自転させた場合の、ウェ ハ10に対する研磨剤粒子の相対速度分布を示す。図3 および4をともに参照するに、ウェハ10の中央部では 研磨剤粒子の x 方向および y 方向への速度 v 、および v 、は、ウェハ10の自転に伴い斜線で示す円周上を変化 するが、ウェハ10の周辺部分では、かかる速度 v_x , v, の変化は連続線で示す円周上を変化する。ただし、 前記xおよびy方向はウェハ10に固定した座標系にお ける直交方向を示す。

【0011】図4よりわかるように、研磨剤の相対速度 は、ウェハ10の周辺部分の方が、回転台の回転中心か らの距離が大きい分だけ、中央部分よりも大きくなる。 また、この効果はウェハ10の径が大きくなればなるほ ど大きくなる。再び図3(A), (B)を参照するに、 このようにウェハ10上に形成された半導体装置11で は、前記ガードリング構造12は必然的に研磨剤粒子と の係合により大きな応力を受けることになり、特にウェ

30

ハ10の周辺部に形成される半導体装置11では、その 影響が著しい。

【0012】図3(B)の状態においては、研磨剤は前 記ガードリング構造12の長手方向に応力を及ぼすこと になるが、このように一方向に連続するパターンでは、 その途中に必ず下地との密着性が弱い部分が含まれてい るものであり、そのような弱い個所において剥離が発生 しやすい。前記ガードリング構造12が研磨方向に対し て交差する方向に延在している場合には、このようガー ドリング12中にこのように弱い部分が存在しても、左 10 右の側壁がガードリング構造12を両側から支持するた め、剥離等の欠陥の発生にはつながらずにすむ。また、 同様に、半導体装置11内部においても、多層配線構造 中の配線パターンは頻繁に屈曲を繰り返すため、このよ うな問題は生じない。

【0013】 これに対し、図3(B)の状態では、前記 y方向に延在するガードリング12を側方から支持する 構造が存在しないため、導体壁23B,24Cあるいは 25 C中に密着性が弱い部分が存在すると、図5のよう にその部分が破壊されてしまい、欠陥が発生する。ただ 20 し、図5中、先に説明した部分には同一の参照符号を付 し、説明を省略する。また、図5の構造では、前記コン タクト溝23Aの側壁面と底面とは、密着性を改善する ために設けられたTiN等の高融点金属化合物膜(23 B), に覆われている。

【0014】そこで、本発明は上記の課題を解決した、 新規で有用な半導体装置を提供することを概括的課題と する。本発明のより具体的な課題は、周辺部にガードリ ング構造を有する半導体装置において、CMP工程の際 に生じる前記ガードリングの剥離を解消することにあ る。

[0015]

【課題を解決するための手段】本発明は、上記の課題 を、例えば基板と、前記基板上に形成された多層配線構 造とを含み、前記多層配線構造は、前記基板周辺部に沿 って連続して延在し、前記基板表面に連続してコンタク トするガードリングパターンと、前記ガードリングパタ ーンを埋める層間絶縁膜とよりなり、前記ガードリング パターンは、前記基板に垂直な方向から見た場合に屈曲 を繰り返すことを特徴とする半導体装置により、解決す

【0016】上記構成において、前記ガードリングパタ ーンを、前記層間絶縁膜の下主面から上主面方向に延在 する導体壁と、前記導体壁上端部にコンタクトし、前記 層間絶縁膜の上主面に一致する主面を有する導体パター ンとより構成し、前記導体壁を、前記基板に垂直な方向 から見た場合に、前記ガードリングパターンに対応して 屈曲を繰り返すように形成してもよい。

【0017】また、上記構成において、前記導体パター ンを前記基板周辺部に沿って、直線的に延在するように 50

構成してもよい。さらに、前記導体パターンを前記基板 周辺部に沿って、前記基板に垂直な方向から見た場合 に、前記導体壁に対応して屈曲を繰り返すように構成し てもよい。特に、前記導体壁および前記導体パターン は、Cuより構成してもよい。

【0018】さらに、前記層間絶縁膜は、前記導体壁を 側方から保持する第1の絶縁膜と、前記導体パターンを 側方から保持する第2の絶縁膜とより構成してもよい。 さらに、前記第1の絶縁膜と第2の絶縁膜との間にエッ チングストッパ膜を形成してもよい。また、本発明は上 記の課題を、例えば基板上に層間絶縁膜を堆積する工程 と、前記層間絶縁膜中に、前記基板周辺部に沿って連続 して延在する第1の溝を形成する工程と、前記層間絶縁 膜中に、前記第1の溝中を連続して延在するように第2 の溝を形成する工程と、前記層間絶縁膜上に、前記第1 および第2の溝を埋めるように導体層を堆積する工程 と、前記導体層のうち、前記層間絶縁膜の表面上に堆積 した部分を化学機械研磨により除去し、前記第1および 第2の溝を埋めるガードリングパターンを形成する工程 とを含む半導体装置の製造方法において、前記第2の溝 を形成する工程は、前記第2の溝が前記基板面内におい て屈曲を繰り返すように実行されることにより、解決す

【0019】その際、前記第1の溝を形成する工程を、 前記第1の溝が前記基板周辺部に沿って、直線的に延在 するように実行してもよい。また、前記第1の溝を形成 する工程を、前記第1の溝が前記基板周辺部に沿って、 前記第2の溝に対応して前記基板面内で屈曲を繰り返す ように実行してもよい。

【0020】前記導体層はCuより構成するのが好まし い。また、前記層間絶縁膜を形成する工程を、前記基板 上に第1の絶縁膜を堆積する工程と、前記第1の絶縁膜 上にエッチングストッパ膜を堆積する工程と、前記エッ チングストッパ膜上に第2の絶縁膜を堆積する工程とよ り構成し、前記第1の溝を形成する工程を、前記第1の 絶縁膜を、前記エッチングストッパ膜が露出するまでエ ッチングすることにより実行し、前記第2の溝を形成す る工程を、前記エッチングストッパ膜および前記第2の 絶縁膜を、前記第2の溝が前記第2の絶縁膜の下主面に 到達するまでエッチングすることにより実行してもよ 40

【0021】本発明によれば、前記ガードリングパター ンを、基板周辺部において屈曲を繰り返す形状に形成す ることにより、ガードリングパターンが一方向に長く延 在し、かかる延在方向がCMP工程における研磨方向と 一致した場合に生じるガードリングパターンの損傷の問 題が回避される。かかるガードリングパターンを形成す るととにより、前記基板内部に形成される半導体素子 は、水分や腐食性ガスの侵入から防護される。

[0022]

10

20

【発明の実施の形態】図6は、本発明の第1実施例による半導体装置40の構成を示す平面図、また図7は図6の半導体装置40の断面図を示す。最初に図7の断面図を参照するに、半導体装置40はフィールド酸化膜42を形成されたSi基板41上に形成されており、前記フィールド酸化膜42は前記Si基板41表面において拡散領域41Aを画成する。

【0023】前記Si基板上には、前記フィールド酸化膜42および拡散領域41Aを覆うように、SiO, PSG, BPSG等の無機絶縁膜、あるいはフルオロカーボン、炭化水素、ポリイミド、有機SOG等の有機絶縁膜よりなる層間絶縁膜43,が堆積されており、前記層間絶縁膜43,中には前記拡散領域41Aを露出するコンタクト溝43, aが、後程図6の平面図を参照しながら説明するように、前記装置41の外周縁に沿って、連続的に、しかもジグザグに形成されている。前記コンタクト溝43, はW等の導体壁43, により充填される。

【0024】図7の構成では、前記層間絶縁膜43,はエッチングストッパとなるSiN膜43,により覆われ、前記エッチングストッパ膜43,上には、別の層間絶縁膜43,は、前記層間絶縁膜43,と同様に、SiO2,PSG、BPSG等の無機絶縁膜、あるいはフルオロカーボン、炭化水素、ポリイミド、有機SOG等の有機絶縁膜よりなる。さらに、前記別の層間絶縁膜43,およびその下のエッチングストッパ膜43,には前記コンタクト溝43,よを含むように前記層間絶縁膜43,の上主面を露出する溝43,が形成される。さらに、前記溝43,はCuあるいはW等の導体パターン43,たに連続的にコンタクトする。

【0026】さらに、前記層間絶縁膜44、はエッチングストッパとなるSiN膜44、により覆われ、前記エッチングストッパ膜44、上には、別の層間絶縁膜44

,が堆積される。前記別の層間絶縁膜44,は、前記層間絶縁膜44,と同様に、SiO, PSG、BPSG等の無機絶縁膜、あるいはフルオロカーボン、炭化水素、ポリイミド、有機SOG等の有機絶縁膜よりなる。さらに、前記別の層間絶縁膜44,およびその下のエッチングストッパ膜44,には前記コンタクト溝441。を含むように前記層間絶縁膜44,の上主面を露出する溝441。が形成される。さらに、前記溝441。はCuあるいはW等の導体パターン441。により充填される。その際、前記導体壁441。は前記導体パターン441。に連続的にコンタクトする。

【0027】前記導体パターン44ヵは前記層間絶縁膜44,と同一面を有し、前記層間絶縁膜44,エッチングストッパ膜44、および層間絶縁膜44,は、層間絶縁膜構造44上には、前記導体パターン44ヵを覆うように、SiO. PSG、BPSG等の無機絶縁膜、あるいはフルオロカーボン、炭化水素、ボリイミド、有機SOG等の有機絶縁膜よりなる層間絶縁膜45,が前記層間絶縁膜45,中には前記導体パターン44ヵを露出するコンタクト溝45ヵが、後程図6の平面図を参照しながら説明するように、前記集積回路装置41の外周縁に沿って、連続的に、しかもジグザグに形成されている。前記コンタクト溝45ヵはCuあるいはW等の導体壁45ヵにより充填される。

【0028】さらに、前記層間絶縁膜45、はエッチングストッパとなるSiN膜45、により覆われ、前記エッチングストッパ膜45、上には、別の層間絶縁膜45、は、前記層間絶縁膜45、は、前記層間絶縁膜45、と同様に、SiO2、PSG、BPSG等の無機絶縁膜、あるいはフルオロカーボン、炭化水素、ポリイミド、有機SOG等の有機絶縁膜よりなる。さらに、前記別の層間絶縁膜45、およびその下のエッチングストッパ膜45、には前記コンタクト溝451、を含むように前記層間絶縁膜45、の上主面を露出する溝45、が形成される。さらに、前記溝45、はCuあるいはW等の導体パターン45、により充填される。その際、前記導体壁45、は前記導体パターン45、に連続的にコンタクトする

【0029】前記導体パターン45%は前記層間絶縁膜45%と同一面を有し、前記層間絶縁膜45%、エッチングストッパ膜45% および層間絶縁膜45%は、層間絶縁膜構造45を構成する。さらに、前記層間絶縁膜45%上には、SiNよりなる保護膜46が形成される。かかる層間絶縁膜構造43%44および45を積層した構造においては、層境界に沿って侵入する水分や腐食性ガスが、前記導体壁43%、44%あるいは45%によ50り阻止される。換言すると、前記導体壁43%、4

416. 4516、および導体バターン4316. 4416. 4 516は、半導体集積回路装置40のガードリング40A を構成する。

【0030】図8(A)~図9(D)は、図7の半導体装置40の製造工程を示す。図8(A)を参照するに、前記拡散領域41Aおよびフィールド酸化膜42が形成されたSi基板41上には、層間絶縁膜43,、SiNエッチングストッパ膜43,および層間絶縁膜43,が順次堆積され、さらに前記層間絶縁膜43,上には開口部51A有するレジストパターン51が形成される。さ 10 らに、前記レジストパターン51をマスクに、前記エッチングストッパ膜43,が露出するまでドライエッチング工程を実行し、前記層間絶縁膜43,中に、溝43,2を形成する。

【0031】次に図8(B)の工程において前記レジストパターン51を除去し、得られた構造上に、前記溝43,中に開口部52A有するレジストパターン52を形成する。さらに前記レジストパターン52をマスクに前記SiN膜43、および層間絶縁膜43、をドライエッチングによりパターニングし、図9(C)に示す構造を得る。

【0032】次に、図9(D)の工程において図9 (C) の構造上にCu層53をスパッタリングあるいは 電解めっき法により形成し、さらにCMP工程を行なう ととにより、前記層間絶縁膜43,上からCu層53を 除去する。さらに同様な工程を繰り返すことにより、図 7の構造が得られる。再び図6の平面図を参照するに、 前記最上層の導体パターン45,は前記半導体基板41 の端面41 Εに沿って、典型的には10μmの幅上で延 在し、最上部の前記導体壁45%は、前記導体バターン 中、典型的には8µmの幅L。を有する帯状領域中を、 典型的には0.5μmの幅W。でジグザグに延在する。 また、図7の断面図よりわかるように、最下層および中 間層の導体パターン43」および44」。は前記最上層の 導体パターン45%に平行に延在するのに対し、前記中 間層の導体壁44,は、前記最上層の導体壁45,に対 して逆相でジグザグに延在する。最下層の導体壁43, は、最上層の導体壁45ょん平行に、すなわち同相で延 在する。

【0033】より具体的には、前記導体壁431。441。および451。の各々は、典型的には6.4 μ 。の単位長さLc毎に120°の角度 θ で折り返され、前記基板41の端面41Eに直角方向に測った幅Wc、は、約0.58 μ mになる。また、前記折り返し部分において、前記導体パターンの側縁部との間には、 1μ mの余裕L。が確保される。

【0034】とのような構造のガードリング40Aに対して、図9(D)の工程において前記端面41Eに平行な方向に化学機械研磨が行なわれると、前記ガードリング40Aには前記研磨方向と逆方向に作用する広力が印

10

加される。その結果、前記シグザグに延在する導体壁43₁₆、44₁₆および45₁₆の各々には、その延在方向に応力成分が作用するが、各々の導体壁の延在する長さはほぼし、(より厳密には(L_e²+L_{c²})^{1/2})に限定されるため、図1(A)、(B)におけるような、長い距離にわたって応力がガードリングの延在方向に作用することがない。換言すると、前記ガードリング構造40Aを構成する導体壁43₁₆、44₁₆および45₁₆の各々は、その長手方向端部を対応する層間絶縁膜構造43、44あるいは45により支持され、その結果図5で

[第2実施例]図10は、本発明の第2実施例による半導体装置50の構成を示す平面図である。ただし、半導体装置50は先に説明した半導体装置40の一変形例であり、先に説明した部分には同一の参照符号を付して説明を省略する。

説明したようなガードリングの欠陥は生じない。

【0035】図10を参照するに、前記最上層の導体バターン45 mは前記半導体基板41の端面41Eに沿って、典型的には10μmの幅Lで延在し、最上部の前記導体壁45 mの幅L。を有する帯状領域中を、典型的には0.5μmの幅W。で矩形波状に延在する。また、本実施例においても、最下層および中間層の導体パターン43 mをよび44 mのに対し、前記最上層の導体パターン45 mに平行に延在するのに対し、前記中間層の導体ピ44 mには、前記最上層の導体壁45 mに対して逆相で矩形波状に延在する。最下層の導体壁43 mに、最上層の導体壁45 mに、すなわち同相で延在する。

【0036】より具体的には、前記導体壁4316、44 1b および451b の各々は、典型的には6.4μ の単位 長さLc毎k90°の角度 θ で屈曲され、約 0.58μ mの幅W。を有する。また、前記折り返し部分におい て、前記導体パターンの側縁部との間には、1 µ mの余 裕L。が確保される。とのような構造のガードリング4 0Aに対して、図9(D)の工程において前記端面41 Eに平行な方向に化学機械研磨が行なわれると、前記ガ ードリング40Aには前記研磨方向と逆方向に作用する 応力が印加される。その結果、前記矩形波状に延在する 導体壁4316、4416および4516の各々には、その延 40 在方向に応力成分が作用するが、各々の導体壁の延在す る長さはL、に限定されるため、図1(A),(B)に おけるような、長い距離にわたって応力がガードリング の延在方向に作用することがない。換言すると、前記ガ ードリング構造40Aを構成する導体壁43₁₆, 44₁₆ および45%の各々は、その長手方向端部を対応する層 間絶縁膜構造43、44あるいは45により支持され、 その結果図5で説明したようなガードリングの欠陥は生 じない。

な方向に化学機械研磨が行なわれると、前記ガードリン [第3実施例]図11は、本発明の第3実施例による半グ40Aには前記研磨方向と逆方向に作用する応力が印 50 導体装置60の構成を示す平面図である。ただし、半導

20

体装置60は図6の半導体装置40の一変形例であり、 先に説明した部分には同一の参照符号を付して説明を省

【0037】図11を参照するに、前記最上部の導体壁 4516は、前記導体パターン中、典型的には8μmの幅 を有する帯状領域中を、典型的には0.5µmの幅W。 でジグザグに延在し、前記最上層の導体バターン45」。 は前記導体壁4516に沿って、典型的には10 µmの幅 しを有する帯状領域中をジグザグに延在する。また、本 実施例においても、前記中間層の導体壁4416は、前記 10 最上層の導体壁4516に対して逆相でジグザグに延在す る。最下層の導体壁4316は、最上層の導体壁4516に 平行に、すなわち同相でジグザグに延在する。これに伴 って、前記中間層の導体パターン44ヵも前記中間層の 導体壁4416に沿ってジグザグに延在し、また前記最下 層の導体バターン43,6、前記最下層の導体壁43,6 に沿って、ジグザグに延在する。

【0038】より具体的には、前記導体壁4316、44 1.および451.の各々は、典型的には6.4μ。の単位 長さLc毎 κ 120°の角度 θ で折り返され、また前記 折り返し部分において、前記導体パターンの側縁部との 間には、1μmの余裕し、が確保される。このような構 造のガードリング40Aに対して、図9(D)の工程に おいて前記端面41 E に平行な方向に化学機械研磨が行 なわれると、前記ガードリング40Aには前記研磨方向 と逆方向に作用する応力が印加される。その結果、前記 ジグザグに延在する導体壁4316、4416および4516 の各々には、その延在方向に応力成分が作用するが、各 々の導体壁の延在する長さは限定されているため、図1 (A), (B) におけるような、長い距離にわたって応 30 力がガードリングの延在方向に作用することがない。換 言すると、前記ガードリング構造40Aを構成する導体 壁43, 44, および45, の各々は、その長手方向 端部を対応する層間絶縁膜構造43、44あるいは45 により支持され、その結果図5で説明したようなガード リングの欠陥は生じない。

[第4実施例] 図12は、本発明の第4実施例による半 導体装置70の構成を示す平面図である。ただし、半導 体装置70は図10の半導体装置50の一変形例であ り、先に説明した部分には同一の参照符号を付して説明 40 示す平面図である。 を省略する。

【0039】図12を参照するに、前記最上部の導体壁 45 μは、前記導体パターン中、典型的には8 μ mの幅 を有する帯状領域中を、典型的には0.5µmの幅W。 で矩形波状に延在し、前記最上層の導体バターン45%。 は前記導体壁4516に沿って、典型的には10 μmの幅 しを有する帯状領域中を同様に矩形波状に延在する。ま た、本実施例においても、前記中間層の導体壁44 16は、前記最上層の導体壁45%に対して逆相で矩形波

壁4516に平行に、すなわち同相で矩形波状にに延在す る。これに伴って、前記中間層の導体パターン441.6も 前記中間層の導体壁441.6に沿って矩形波状に延在し、 また前記最下層の導体パターン43ょも、前記最下層の 導体壁43%に沿って、矩形波状に延在する。

【0040】より具体的には、前記導体壁4316,44

1. および451. の各々は、典型的には6. 4μ. の単位 長さ毎に90°の角度 θ で折り返され、また前記折り返 し部分において、前記導体パターンの側縁部との間に は、1μmの余裕し、が確保される。このような構造の ガードリング40Aに対して、図9(D)の工程におい て前記端面41 Eに平行な方向に化学機械研磨が行なわ れると、前記ガードリング40Aには前記研磨方向と逆 方向に作用する応力が印加される。その結果、前記ジグ ザグに延在する導体壁4316, 4416および4516の各 々には、その延在方向に応力成分が作用するが、各々の 導体壁の延在する長さは限定されているため、図1

(A), (B) におけるような、長い距離にわたって応 力がガードリングの延在方向に作用することがない。換 言すると、前記ガードリング構造40Aを構成する導体 壁4316、4416および4516の各々は、その長手方向 端部を対応する層間絶縁膜構造43,44あるいは45 により支持され、その結果図5で説明したようなガード リングの欠陥は生じない。

【0041】以上、本発明を好ましい実施例について説 明したが、本発明はかかる特定の実施例に限定されるも のではなく、特許請求の範囲に記載に要旨内において様 々な変形・変更が可能である。

[0042]

【発明の効果】本発明によれば、前記ガードリングバタ ーンを、基板周辺部において屈曲を繰り返す形状に形成 することにより、ガードリングパターンが一方向に長く 延在し、かかる延在方向がCMP工程における研磨方向 と一致した場合に生じるガードリングパターンの損傷の 問題が回避される。かかるガードリングパターンを形成 することにより、前記基板内部に形成される半導体素子 は、水分や腐食性ガスの侵入から防護される。

【図面の簡単な説明】

【図1】(A), (B)は、従来のガードリング構造を

【図2】従来のガードリング構造を示す断面図である。

【図3】従来のCMP工程を示す図である。

【図4】従来のCMP工程中における研磨剤の相対速度 分布を示す図である。

【図5】CMP工程の結果ガードリングに発生する損傷 を説明する図である。

【図6】本発明の第1実施例による半導体装置における ガードリング構造を示す平面図である。

【図7】本発明の第1実施例による半導体装置における 状に延在する。最下層の導体壁431.6は、最上層の導体 50 ガードリング構造を示す断面図である。

【図8】(A), (B)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その1)である。

【図9】(C), (D)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その2)である。

【図10】本発明の第2実施例による半導体装置におけるガードリング構造を示す平面図である。

【図11】本発明の第3実施例による半導体装置におけるガードリング構造を示す平面図である。

【図12】本発明の第4実施例による半導体装置におけるガードリング構造を示す平面図である。


【符号の説明】

10 ウェハ

11, 40, 50, 60 半導体装置

【図1】

(A) 、(B) は、従来のガードリング構造を示す平面図



*12 ガードリング構造

21,41 基板

21A, 41E 拡散領域

22, 42 フィールド酸化膜

23, 24, 25, 43, , 44, , 45, , 43, ,

14

44,,45,層間絶縁膜

23A, 24B, 25B コンタクト溝

23B, 24C, 25C 導体壁

(23B), TiN膜

10 24A, 25A, 26A 導体パターン


26 保護膜

41E 基板端面

* 43₂, 44₂, 45₂ エッチングストッパ


【図2】

従来のガードリング構造を示す断面図




【図3】

従来のCMP工程を示す図




[図4]

従来のCMP工程中における研磨剤の相対速度分布を示す図




【図5】

CMP工程の結果ガードリングに発生する損傷を説明する図



【図6】


本発明の第1実施例による半導体装置におけるガードリング 概造を示す平面図



[図7]


本発明の第1実施例による半導体装置におけるガードリング 構造を示す断面図


40



【図8】


(A) , (B) は、本発明の第1実施例による半導体装置の 製造工程を示す図 (その 1)






【図9】


(C) , (D) は、本発明の第1実施例による半導体装置の 製造工程を示す図(その2)






[図10]

本発明の第2 実施例による半導体装置におけるガードリング 構造を示す平面図




【図11】

本発明の第3実施例による半導体装置におけるガードリング 構造を示す平面図



【図12】

本発明の泵 4 実施例による半導体装置におけるガードリング 構造を示す平面図



フロントページの続き

Fターム(参考) 5F033 HH11 HH19 JJ01 JJ11 JJ19

KK01 KK11 KK19 MM02 NN37

PP15 PP27 QQ09 QQ11 QQ25

QQ37 QQ48 RR04 RR14 RR15

RR22 RR24 RR25 TT01 UU05

W03 XX02 XX18 XX19

5F038 BH09 BH20 CA01 CD18 EZ20

5F043 DD16 DD30 FF01 FF07 GG03

GG04 GG10